avatar
文章
130
标签
74
分类
11
首页
时间轴
标签
潘业成的博客
首页
时间轴
标签

潘业成的博客

【异常处理】测试risc-mini项目出现 Cannot run program “z3“ CreateProcess error=2, 系统找不到指定的文件。
发表于2024-03-08|异常处理
riscv-mini是UC Berkeley用Chisel编写的三级流水线RISC-V处理器,它实现了RV32I的用户级2.0版本ISA和机器级1.7版本ISA,是Berkeley著名的Rocket-chip项目的简化版 报错场景下载risc-mini项目,sbt构建完成后,运行ALUTest.scala下的ALUArea测试,结果出现报错: 报错信息是说在项目目录下无法运行z3,系统找不到指定的文件。 报错分析z3是微软的一个数学求解的工具,这里报错提示在这个目录下没有z3这个程序,所以无法运行是合理的,我们需要做的是安装z3并将其路径加入到系统变量中,然后重启电脑,再次运行测试即可通过! 解决步骤如果是ubuntu系统,使用apt install z3即可,如果是windows,继续往下看: 下载z3 在这里下载z3,我的环境是windows64位系统,所以下载了z3-4.12.6-x64-win.zip,如图所示: 如果你的系统是这里需要注意,windows 64位系统要下载的是z3-4.12.6-x64-win.zip,而不是z3-4.12.6-x86-win....
【异常处理】verilator安装时出现异常 make_ ___ [Makefile_195_ verilator_gantt.1] Error 13
发表于2024-03-07|异常处理
在ubuntu中安装verilator工具时执行make出现该报错。当我出现这个报错的时候我一脸懵逼,因为网上找不到相关解决办法。后来想到我的verilator是从github上下载zip,然后解压后传到ubuntu上的,windows上解压我记得会把-替换成_,这可能导致了该问题的出现。所以直接在ubuntu上用git下载项目,避免windows上传源代码到ubuntu上。附上verilator的安装教程
【IC设计】Windows和Ubuntu下安装Verilator
发表于2024-03-07|数字IC设计
Windows下安装verilatorwindows下安装比较麻烦,需要首先安装cygwin,cygwin是一个包管理工具,类似apt,然后通过cygwin安装verilator所需的各种依赖,然后再安装verilator。参考这篇文章,非常详细 Ubuntu下安装verilator安装前的准备1234567sudo apt-get install git help2man perl python3 make autoconf g++ flex bison ccachesudo apt-get install libgoogle-perftools-dev numactl perl-docsudo apt-get install libfl2 # 只有ubuntu需要这一步 如果报错就跳过 sudo apt-get install libfl-dev # 只有ubuntu需要这一步 如果报错就跳过 sudo apt-get install zlibc zlib1g zlib1g-dev # 只有ubuntu需要这一步 如果报错就跳过 git clone https://gi...
【IC设计】Scala、Chisel、Chiseltest版本兼容信息 (1)
发表于2024-03-06|数字IC设计
在maven仓库中精心整理的Scala、Chisel、Chiseltest的版本兼容信息,有了这个再也不怕sbt构建时找不到库文件了!目前百度上我搜不到这个资料,是我从maven官网上整理的,如果对你有用希望点点赞~ scala 2.11系列兼容的chisel版本为兼容的chisel版本3.0.0到3.4.4,chiseltest版本为0.2.0到0.3.4 scalascala 2.12系列兼容的chisel版本为兼容的chisel版本3.0.0到3.6.0,chiseltest版本为0.2.0到0.6.1 scalascala 2.13系列兼容的chisel版本为兼容的chisel版本3.5.0到3.6.0,chiseltest版本为0.5.0到0.6.2 5.0.0到5.0.2 以及6.0.0 整理的Scala-Chisel-Chiseltest版本信息对应表这里我整理出的对应表放入了网盘中,请自取: 链接:https://pan.baidu.com/s/1tk_mW7Z_RTwhFH_YLgUOsQ?pwd=z52s 提取码:z52s–来自百度网盘超级会员V5的分享...
【IC设计】Scala、Chisel、Chiseltest版本兼容信息
发表于2024-03-06|数字IC设计
在maven仓库中精心整理的Scala、Chisel、Chiseltest的版本兼容信息,有了这个再也不怕sbt构建时找不到库文件了!目前百度上我搜不到这个资料,是我从maven官网上整理的,如果对你有用希望点点赞~ scala 2.11系列兼容的chisel版本为兼容的chisel版本3.0.0到3.4.4,chiseltest版本为0.2.0到0.3.4 scalascala 2.12系列兼容的chisel版本为兼容的chisel版本3.0.0到3.6.0,chiseltest版本为0.2.0到0.6.1 scalascala 2.13系列兼容的chisel版本为兼容的chisel版本3.5.0到3.6.0,chiseltest版本为0.5.0到0.6.2 5.0.0到5.0.2 以及6.0.0 整理的Scala-Chisel-Chiseltest版本信息对应表这里我整理出的对应表放入了网盘中,请自取: 链接:https://pan.baidu.com/s/1tk_mW7Z_RTwhFH_YLgUOsQ?pwd=z52s 提取码:z52s–来自百度网盘超级会员V5的分享...
【异常处理】sbt构建Chisel库时出现extracting structure failed_build status_error的解决办法
发表于2024-03-06|异常处理
报错背景:最近在写Chisel时,构建项目常常需要等待很久,然后报错extracting structure failed:build status:error这个报错实际上告诉我们,在build.sbt中指定的依赖没有下载到,导致依赖的结构无法实现。 解决思路:chisel库的资源是基于build.sbt配置文件给出的信息,使用sbt去maven网站上下载的,那么首先要确保sbt已经使用国内镜像源,以加快下载速度,其次根据报错信息,通过maven仓库网站查看缺少的文件,找到兼容的版本号,并修改build.sbt文件。 ①IDEA中配置本地的SBT进行下载打开IDEA的File-Settings,找到sbt,按照如图配置。默认情况下Launcher是Bundle,即IDEA内置的SBT,默认从maven官方下载,我们将其指定为本地的sbt下bin目录中的sbt-launch.jar,并将VM parameters写入,方便后面更改为国内maven镜像站。 1-Dsbt.override.build.repos=true ②更改下载源为华为的镜像站1. 修改sbtcon...
【异常处理】word或ppt打开后没反应或闪退,或者报错由安全模式打开
发表于2024-02-01|异常处理
折腾了2个小时,可算解决了,办法是在【控制面板】中右击,选择【更改】 选择联机修复,然后耐心等待,最后再打开就没问题了。
【IC设计】Windows下基于IDEA的Chisel环境安装教程(图文并茂)
发表于2024-02-01|数字IC设计
(Chisel环境安装教程) 传统数字芯片的RTL设计采用Verilog语言为主,Chisel语言的全称是Constructing Harward in Scala Embeded Language,即在Scala语言中导入Chisel3库,即可使用Chisel语言。其特点是面向对象编程,可以方便地参数化定制硬件电路,加快设计流程。目前在RISC-V生态中应用较多,中科院计算所主持的培育下一代处理器设计人才的“一生一芯”项目也在极力推进该语言。 涉及到的所有安装包已经放入百度网盘,请全部下载,然后开始阅读这个教程。 链接:https://pan.baidu.com/s/1ZOkbCxoLxrpJQQqVQfa-3w?pwd=hduv提取码:hduv–来自百度网盘超级会员V5的分享 第一步 安装jdk,配置环境变量如果电脑里还没有java环境,请先下载网盘链接中的jdk压缩包并解压,然后参照我的这篇文章配置环境。 第二步 安装sbt,不用配置环境变量双击sbt-1.9.8.msi 下一步下一步安装就好了,环境变量会自动配置好,无需手动配置。 第三步 安装idea社区版开...
【IC设计】Vivado单口RAM的使用和时序分析
发表于2024-01-25|数字IC设计
创建单口RAM IPIP Catalog中选择单口RAM IP Basic Port A Options Other Options 仿真找到IP例化原语IP Sources-Instantiation Template-veo文件中找到IP例化原语 编写Testbench创建single_port_ram_test.v,代码如下: 12345678910111213141516171819202122232425262728293031323334353637383940414243444546474849505152535455565758596061626364656667686970717273747576777879808182838485868788899091929394959697`timescale 1ns / 1ps//功能:测试单口ram//ena means port a clock enable://enables read,write and reset operations through port A.Optional in all conf...
【程序人生】研二上快结束了~整理最近的思路
发表于2024-01-18|程序人生
看一下自己的《每日科研进展》群聊,把最近做的事情和后面要做的事情整理一下思路。 1月1日到1月7日 在整理NoC Router执行流程和Chisel环境Setup流程:NoC Router执行流程 Chisel安装流程总结: 先安装jdk,配置环境变量 安装sbt,不用配置环境变量 安装idea社区版 离线安装scala的idea插件 配置sbt换源 利用template工程验证helloworld,注意:6.1 配置自己下载的sbt完成项目构建 6.2 setup scala sdk 选择自己的scala 而不是create 1月8日到1月17日 在学习无线通信,从作业、project、PPT、去年期末考试题、教材着手复习,学习了 各种衰落的发生的条件 AWGN/瑞利衰落信道下错误率的推导 多普勒频移与相干时间 时延扩展与相干带宽 排队论(主要是M/M/1类型) 等无线通信的基础知识,在project环节对基于深度学习的信道估计进行了复习和整理,由于补充了无线通信的基础知识,对深度学习信道估计理解更深入了一些。 一开始我对瑞利衰...
【异常处理】Git Clone错误解决:GnuTLS recv error (-110)_ The TLS connection was non-properly terminated.
发表于2023-11-02|异常处理
下面一行命令解决 1sudo apt-get install git make autoconf g++ flex bison
【程序人生】研二,来北京100天了,记录一下
发表于2023-10-31|程序人生
7月23日坐飞机从连云港来到北京大兴机场,辗转地铁到中关村,收拾一下分配的破烂宿舍,在暑假提前开始了我的研二生活。今天开题报告改不动了,干脆记录下最近的生活,权当放松一下。一看日期10月31日,刚好一百天。
【IC设计】NoC路由算法(整理自On-Chip Communication Architectures System on Chip Interconnect)
发表于2023-10-11|数字IC设计
路由算法(Routing Algorithm)路由算法负责正确和高效地从源到目的地路由数据包。一个路由算法的选择是若干个冲突指标的权衡,例如路由的功耗最小化,逻辑和路由表的面积最小化,通过减少延时和最大化网络的流量利用率提高性能,改善健壮性去更好地适应变化的流量需求。路由方案可以大致分为若干个类别,例如静态或者动态路由, i)静态和动态路由:在NoC路由器中的路由决策要么是静态的(也称为确定性的),要么是动态地(也称为适应性的)。 静态路由静态路由指的是在源和目的路由器之间的传输路径是固定的。这个路由方案不考虑网络的当前状态,并且在作出路由决策时对路由器和链路的负载情况是不考虑的。静态路由的优点是易于实现,因为它只需要非常少的路由逻辑。静态路由也允许数据包被分为多条路径进行传输,以一种预定义的方式。如果只有一条路径被选择,静态路由通常保证按照数据包的顺序传输。这消除了在NI处正确地辨认并重拍的需要。 静态路由算法的例子包括:dimension order routing (DOR) [10], XY [17], pseudo-adaptive XY [17], surroundi...
【IC设计】NoC(Network on Chip)调研
发表于2023-09-21|数字IC设计
SoC(System on Chip)片上系统SoC的概念SOC(System on Chip,片上系统)指在单一芯片上实现的数字计算机系统,总线架构是该系统的主要特征。 在 ASIC 设计的早期,由于制造工艺和性能等的约束,大部分芯片都单纯地实现某个特定功能,如处理器内核、总线、内存控制器、蓝牙等都由各自独立的芯片分别实现。 随着制造工艺的提升,以及设计能力的增强,单颗 ASIC 的功能越来越全面和强大,在一颗芯片内完全可以实现诸如处理器内核、总线、内存控制器、蓝牙等所有的功能。同时,ASIC 规模增大导致设计愈来愈复杂,因此,以 IP 核互连为核心的设计方法学应运而生。 这样,就出现了在一颗芯片里集成了大量的处理器内核、总线、控制器等 IP,而处理器内核数量也由曾经的单核增大到多核、众核。在这种情况下,设计方法学完全不同于以往 ASIC 的设计方法学。因此,诞生了 SoC 的概念,以和 ASIC 进行区别。不严格地说,一颗 SoC 可以实现以前多颗 ASIC 构成的系统。 SoC总线架构存在的问题目前,SoC通讯架构的设计相对比较成熟。大部分芯片公司芯片制造都采用SoC架构。...
【读书笔记】Principles and practices of interconnection networks 第一章笔记
发表于2023-09-20|读书笔记
互联网络导论互联网络的三个问题数字系统的三个基本构件:数字系统由3个基本构件组成:逻辑(logic)、内存(memory)、通信(communication)。 本书关注点——通信这本书所关注的是数字系统的通信 ,因为随着技术的进步,处理器与存储器变得更小、更快,大部分时钟周期用于导线延迟。组件之间的通信频率远远落后于现代处理器的时钟频率。关注通信(communication),就是关注互联(interconnection)原本互联是采用总线的形式,但是目前的模式是直接把计算机网络中的路由相关的知识搬移到SoC上来用了,比如拓扑结构、路由等。 ①什么是互联网络?互联网络是终端之间传输数据的可编程系统。 这里网络的可编程指的是在不同的时间点可以建立不同的连接。 ②哪里有互联网络?从小尺度到大尺度,网络无处不在:根据互联网络的定义,我们发现,它不仅仅出现在台式电脑/笔记本等终端之间的通信上,放在更小的尺度,在芯片上网络也遵循该定义。 在处理器内的存储器、寄存器、算术单元之间的通信; 处理器和内存等IP的通信; 局域网和广域网级别的系统级的通信; 从多点总线到互联网络:1...
1234…9
avatar
TDppy
文章
130
标签
74
分类
11
Follow Me
公告
如何呢,又能怎。
最新文章
【操作系统】RISC-V PLIC总结2026-01-18
欢迎来到潘业成的博客2026-01-12
【操作系统】xv6操作系统中按下键盘回车后发生的事情2026-01-10
【操作系统】手撸xv6操作系统——types.h_param.h_memlayout.h_riscv.h_defs.h头文件解析2026-01-06
【操作系统】手撸xv6操作系统——entry.S和start.c解析2025-12-30
分类
  • 异常处理15
  • 操作系统4
  • 数字IC设计38
  • 片上网络1
  • 环境配置14
  • 程序人生7
  • 编程与算法17
  • 网络安全1
标签
调试 交换机 运算符 图标库 多进程 IDEA Verilog EDA工具 转载 C语言 片上网络 SSL证书 Dev-C++ Office DFT 中断 Web开发 总线 z3 CMake 时序分析 Git 前端 OFDM PyTorch Java CCNA AXI 短信 读书笔记 博客介绍 双系统 网络安全 Tomcat GitHub 算法 Mill 教学操作系统 链接 中间人攻击
归档
  • 一月 2026 4
  • 十二月 2025 1
  • 十月 2025 1
  • 八月 2025 1
  • 四月 2025 1
  • 十月 2024 2
  • 九月 2024 1
  • 八月 2024 4
网站信息
文章数目 :
130
本站访客数 :
本站总浏览量 :
最后更新时间 :
© 2025 - 2026 By TDppy框架 Hexo 6.3.0|主题 Butterfly 5.5.4-b1